1. Logic-timing simulation and the degradation delay mode
پدیدآورنده: / Manuel J. Bellido, Jorge Juan, Manuel Valencia
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه شهيد چمران (خوزستان)
موضوع: Computer simulation.,Mathematical models.
رده :
TK
,
7868
,.
T5
,
B45
,
2006eb
2. Logic-timing simulation and the degradation delay model /
پدیدآورنده: Manuel J. Bellido, Jorge Juan, Manuel Valencia.
کتابخانه: مرکز و کتابخانه مطالعات اسلامی به زبانهای اروپایی (قم)
موضوع: Computer simulation.,Mathematical models.,Computer simulation.,COMPUTERS-- Computer Simulation.,Mathematical models.
رده :
TK7868
.
T5
B45
2006eb
